



# KOREAN PATENT ABSTRACTS(KR)

Document Code:A

(11) Publication No.1020020046431

(43) Publication Date. 20020621

(21) Application No.1020000076625

(22) Application Date. 20001214

(51) IPC Code:

H01L 27/108

(71) Applicant:

HYNIX SEMICONDUCTOR INC.

(72) Inventor:

KIM, GYEONG MIN

SONG, HAN SANG


(30) Priority:

(54) Title of Invention

METHOD FOR FORMING TANTALUM OXIDE DIELECTRIC FILM

Representative drawing

(57) Abstract:



PURPOSE: A tantalum oxide dielectric film formation method is provided to improve quality and electrical properties by forming the Ta<sub>2</sub>O<sub>5</sub> dielectric film using an ALD(Atomic Layer Deposition) and an in-situ plasma treatment.

CONSTITUTION: A polysilicon layer(21) is formed on a semiconductor substrate(20). A tantalum oxide dielectric film(22) is formed by repeatedly performing ALD and in-situ plasma treatment processes. The tantalum oxide dielectric film(22) is then annealed. Tantalum ethylate gases are used as source gas of the ALD, and N<sub>2</sub>O gases are used as the in-situ plasma gases.

© KIPO 2003

if display of image is failed, press (F5)

(19) 대한민국특허청(KR)  
(12) 등록특허공보(B1)

(51) Int. Cl. <sup>7</sup> H01L 27/108	(45) 공고일자 2003년05월22일
	(11) 등록번호 10-0384850
	(24) 등록일자 2003년05월09일
(21) 출원번호 10-2000-0076625	(65) 공개번호 특2002-0046431
(22) 출원일자 2000년12월14일	(43) 공개일자 2002년06월21일
(73) 특허권자 주식회사 하이닉스반도체	
(72) 발명자 김경민	
	경기도안양시만안구안양4동627-72벽산아파트2-1109
	송한상
	서울특별시서초구서초동1326-17우성아파트501-2209
(74) 대리인 특허법인 신성	

심사관 : 조지은

(54) 탄탈륨옥사이드 유전막 형성 방법

요약

본 발명은 원자층 증착 방식과 인시튜 N<sub>2</sub>O 플라즈마 처리를 이용하여 탄탈륨옥사이드 유전막을 형성함으로써 막질 개선과 전기적 특성의 향상을 기할 수 있는 탄탈륨옥사이드 유전막 형성 방법을 제공하기 위한 것으로서, 이를 위해 본 발명은 탄탈륨옥사이드 유전막 형성 방법에 있어서, 소정공정이 완료된 기판상에 기상상태인 탄탈륨 에칠레이트 소스가스를 챔버 내에 흐르게 하여 탄탈륨옥사이드막을 상기 기판에 증착하고 퍼지한 후, 인시튜로 N<sub>2</sub>O 가스를 상기 챔버 내에 흐르게 하고 플라즈마를 여기시켜 상기 탄탈륨옥사이드막을 플라즈마처리한 다음 퍼지하는 과정으로 이루어진 한 사이클에 의해 일모노레이어의 탄탈륨옥사이드막을 형성하고, 상기 사이클을 다수번 반복하여 원하는 두께의 탄탈륨옥사이드 유전막을 형성하는 단계; 및 상기 탄탈륨옥사이드 유전막을 어닐하여 결정화된 탄탈륨옥사이드 유전막을 형성하는 단계를 포함하여 이루어진다.

대표도

도2d

색인어

ALD, 탄탈륨옥사이드, N<sub>2</sub>O 플라즈마, 어닐, 퍼지.

명세서

도면의 간단한 설명

도 1a 내지 도 1d는 종래기술에 따른 탄탈륨 옥사이드 유전막 형성 공정을 나타내는 단면도,  
도 2a 내지 2d는 본 발명의 실시예에 따른 탄탈륨 옥사이드 유전막 형성 공정을 나타내는 단면도.

\* 도면의 주요부분에 대한 부호의 설명 \*

10, 20 : 기판

11, 21 : 폴리실리콘막

121 ~ 12n, , 221 ~ 22n : 모노레이어 탄탈륨옥사이드막

12, 12', 22, 22' : 탄탈륨옥사이드 유전막

13, 23 : 상부전극

## 발명의 상세한 설명

### 발명의 목적

#### 발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 반도체 소자의 캐패시터 유전막 형성 방법에 관한 것으로, 더욱 상세하게는 원자층 증착 방법과 인시튜  $N_2O$  플라즈마 처리를 이용하여 탄탈륨옥사이드( $Ta_2O_5$ ) 유전막을 형성하는 방법에 관한 것이다.

DRAM(Dynamic Random Access Memory) 등의 반도체 장치에서 집적도가 높아짐에 따라 좁은 공간에서 높은 전극용량을 갖고 누설전류의 영향이 적어 전기적 특성이 우수한 캐패시터가 필요하게 되었다. 이를 위해 탄탈륨옥사이드 등의 고유전물질을 유전막으로 사용하게 되었다.

한편, 저압화학기상증착법(Low Pressure Chemical Vapor Deposition; LPCVD)으로 증착된 탄탈륨옥사이드 유전막은 단차피복성(Step coverage)이 불량하여 캐패시터의 전기적 특성이 열화된다.

이러한 문제를 해결하기 위해 모노레이어(One mono layer)씩 증착하여 단차피복성을 향상시킨 원자층 증착법(Atomic Layer Deposition; ALD)을 이용하게 된다.

도 1a 내지 도 1e는 종래기술에 따른 캐패시터 제조 공정을 나타내는 단면도이다.

먼저, 도 1a에 도시된 바와 같이 소정공정이 완료된 기판(10) 상에 폴리실리콘막(11)을 증착하고 HF 또는 BOE(Buffer Oxide Etchant)를 이용하여 자연산화막(도시하지 않음)을 에치백한 후 암모니아( $NH_3$ )분위기에서 RTP(Rapid Thermal Process)처리한다. 여기서, 소정공정이 완료된 기판(10)은 메모리소자의 경우 통상의 소스/드레인접합 상에 플러그 등이 형성된 것을 일컫는다.

다음으로 도 1b에 도시된 것처럼 원자층 증착(ALD) 단계와 인시튜 산소( $O_2$ ) 플라즈마 처리 단계에 의해 탄탈륨옥사이드막(12')을 증착한다.

상기의 두 단계를 하나의 사이클로 하여 하나의 사이클마다 모노레이어의 탄탈륨옥사이드막(121 ~ 12n)을 증착하면, 단차피복성이 우수한 탄탈륨옥사이드막(12')이 형성된다.

여기서, 산소( $O_2$ ) 플라즈마 처리 단계에 의해 상기 탄탈륨옥사이드막(12')을 산소 분위기에서 어닐하여 결정화된 탈륨옥사이드 유전막(12)을 형성한다.

다음으로 도 1d에 도시된 바와 같이 상기 탄탈륨옥사이드 유전막(12) 상에 상부전극(13)을 증착하여 폴리실리콘막(11)과 탄탈륨옥사이드 유전막(12) 및 상부전극(13)이 적층된 캐패시터를 형성한다.

전술한 바와 같이 이루어지는 종래의 원자층 증착 방식(ALD)과 산소 플라즈마를 이용한 탄탈륨옥사이드 유전막 형성 방법은 다음과 같은 문제점이 발생하게 된다.

첫째로, 산소의 반응성이 적어 탄탈륨옥사이드 유전막(12) 내에 탄소(A)가 잔류하게 되며 둘째로, 산소의 활성화 에너지가 작아 탈륨옥사이드 유전막(12) 내에 산소(B)의 공핍이 여전히 남게 되어 누설전류에 의한 전기적 특성이 열화된다.

#### 발명이 이루고자하는 기술적 과제

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 플라즈마 원자층 증착 방법과  $N_2O$  플라즈마를 이용하여 탄탈륨옥사이드 유전막을 형성함으로써 막질 개선과 전기적 특성의 향상을 기할 수 있는 탈륨옥사이드 유전막 형성 방법을 제공하는데 그 목적이 있다.

### 발명의 구성 및 작용

상기 목적을 달성하기 위하여 본 발명은 탄탈륨옥사이드 유전막 형성 방법에 있어서, 소정공정이 완료된 기판 상에 기상상태인 탄탈륨 에칠레이트 소스가스를 챔버 내에 흐르게 하여 탄탈륨옥사이드막을 상기 기판에 증착하고 퍼지한 후, 인시튜로  $N_2O$  가스를 상기 챔버 내에 흐르게 하고 플라즈마를 여기시켜 상기 탄탈륨옥사이드막을 플라즈마처리한 다음 퍼지하는 과정으로 이루어진 한 사이클에 의해 일모노레이어의 탄탈륨옥사이드막을 형성하고, 상기 사이클을 다수번 반복하여 원하는 두께의 탄탈륨옥사이드 유전막을 형성하는 단계; 및 상기 탄탈륨옥사이드 유전막을 어닐하여 결정화된 탄탈륨옥사이드 유전막을 형성하는 단계를 포함한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도 2a 내지 도 2d를 참조하여 설명한다.

도 2a 내지 도 2d는 본 발명의 탈륨옥사이드 유전막 형성 공정을 나타내는 단면도이다.

먼저, 도 2a에 도시된 바와 같이 소정공정이 완료된 기판(20) 상에 폴리실리콘막(21)을 증착하고, HF 또는 BOE(Buffer Oxide Etchant)를 이용하여 자연산화막(도시하지 않음)을 에치백한 후, 암모니아 분위기에서 RTP(Rapid Thermal Process)처리한다. 여기서, 하부물질이 형성된 기판(20)은 메모리소자의 경우 통상의 소스/드레인접합 상에 플러그 등이 형성된 것을 일컫는다.

다음으로 도 2b에 도시된 것처럼 원자층 증착(ALD)과 인시튜  $N_2O$  플라즈마 처리에 의해 탄소(A)가 제거되고 산소(B)의 공핍이 크게 개선된 탄탈륨옥사이드 유전막(22')을 증착한다.

상기 원자층 증착(ALD)과 인시튜  $N_2O$  플라즈마 처리에 의한 탄탈륨옥사이드 유전막(22') 증착 공정에 대해 좀 더 구체적으로 살펴본다.

먼저, 200℃ 내지 300℃의 기판 온도 및 0.2 Torr 내지 1 Torr의 압력 하에서 170℃ 내지 190℃의 기상 상태인 탄탈륨 에칠레이트( $Ta(OC_2H_5)_5$ )를 소스가스로 하여 일모노레이어의 탄탈륨옥사이드막(221)을 증착하고 질소( $N_2$ )가스를 이용하여 퍼지한다.

이어서, 인시튜로 상기 탄탈륨옥사이드막(221)이 증착된 챔버의 온도 및 압력조건을 그대로 유지하면서 10sccm 내지 500sccm의  $N_2O$ 를 30W 내지 500W의 RF 파워 하에서 플라즈마화 하여 0.1초 내지 10초 동안 상기 일모노레이어가 증착된 탄탈륨옥사이드막(221)을 표면처리하고 질소가스를 이용하여 퍼지한다. 이때, 상기 탄탈륨옥사이드 유전막(22') 내부에 잔류하던 탄소는 반응성이 큰  $N_2O$  플라즈마에 의해 Co나  $Co_2$ 로 반응하여 퍼지에 의해 제거된다. 또한, 탄탈륨옥사이드 유전막(22') 내부의 산소 공핍은 활성화에너지가 큰  $N_2O$  플라즈마에 의해 억제된다.

상기의 두 단계를 하나의 사이클로 하여 하나의 사이클마다 일모노레이어의 탄탈륨옥사이드막(221 ~ 22n)이 증착되므로 단차피복성이 우수한 탄탈륨옥사이드 유전막(22')이 형성된다.

다음으로 도 2c에 도시된 바와 같이, 상기 탄탈륨옥사이드 유전막(도 2b의 22')을  $N_2O$  또는 산소 분위기 및 650℃ 내지 800℃ 하에서 10분 내지 30분 동안 어닐하여 결정화된 탄탈륨옥사이드 유전막(22)을 형성한다.

다음으로 도 2d에 도시된 바와 같이 결과물 상에 상부전극(23)을 증착하여 폴리실리콘막(21)과 탄탈륨옥사이드 유전막(22) 및 상부전극(23)이 적층된 캐패시터를 형성을 완료한다.

전술한 것처럼 본 발명의 탄탈륨옥사이드 유전막 형성 방법은 원자층 증착 방법과 인시튜  $N_2O$  플라즈마 처리를 이용하여 탄탈륨옥사이드 유전막을 형성함으로써 단차피복성을 향상시키며 상기 탄탈륨옥사이드 유전막 내의 막질을 개선하여 전기적 특성을 향상시킬 수 있음을 실시예를 통해 알아보았다.

이상에서 본 발명의 기술 사상을 바람직한 실시예에 따라 구체적으로 기술하였으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

### 발명의 효과

상기와 같이 본 발명은 탄탈륨옥사이드 유전막 형성 방법에 있어서, 탄탈륨옥사이드 유전막의 막질을 개선하고 단차피복성을 높일 수 있다.

### (57) 청구의 범위

#### 청구항 1

삭제

#### 청구항 2

탄탈륨옥사이드 유전막 형성 방법에 있어서,

소정공정이 완료된 기판 상에 기상상태인 탄탈륨 에칠레이트 소스가스를 챔버 내에 흐르게 하여 탄탈륨옥사이드막을 상기 기판에 증착하고 퍼지한 후,

인시튜로  $N_2O$  가스를 상기 챔버 내에 흐르게 하고 플라즈마를 여기시켜 상기 탄탈륨옥사이드막을 플라즈마처리한 다음 퍼지하는 과정으로 이루어진 한 사이클에 의해 일모노레이어의 탄탈륨옥사이드막을 형성하고, 상기 사이클을 다수번 반복하여 원하는 두께의 탄탈륨옥사이드 유전막을 형성하는 단계; 및

상기 탄탈륨옥사이드 유전막을 어닐하여 결정화된 탄탈륨옥사이드 유전막을 형성하는 단계

를 포함하는 원자층 증착법에 의한 탄탈륨옥사이드 유전막 형성 방법.

#### 청구항 3

제 2 항에 있어서,

상기 플라즈마처리는 10sccm 내지 500sccm의  $N_2O$ 를 30W 내지 500W의 RF 파워 하에서 플라즈마화 하여 실시하는 것을 특징으로 하는 원자층 증착법에 의한 탄탈륨옥사이드 유전막 형성 방법.

#### 청구항 4

제 2 항에 있어서,

상기 탄탈륨옥사이드막을 증착하는 단계는 200℃ 내지 300℃의 기판 온도 및 0.2 Torr 내지 1 Torr의 압력 하에서 실시하는 것을 특징으로 하는 원자층 증착법에 의한 탄탈륨옥사이드 유전막 형성 방법.

#### 청구항 5

제 4 항에 있어서,

상기 플라즈마처리시 상기 탄탈륨옥사이드막을 증착시의 상기 챔버의 온도 및 압력조건을 그대로 유지하면서 실시하는 것을 특징으로 하는 원자층 증착법에 의한 탄탈륨옥사이드 유전막 형성 방법.

#### 청구항 6

제 3 항에 있어서,

상기 플라즈마처리를 0.1초 내지 10초 동안 실시하는 것을 특징으로 하는 원자층 증착법에 의한 탄탈륨옥사이드 유전막 형성 방법.

#### 청구항 7

제 2 항에 있어서,

상기 탄탈륨옥사이드 유전막을 어닐하는 단계는  $N_2O$  또는 산소 분위기 하에서 실시하는 것을 특징으로 하는 원자층 증착법에 의한 탄탈륨옥사이드 유전막 형성 방법.


#### 청구항 8

제 7 항에 있어서,


상기 탄탈륨옥사이드 유전막을 어닐하는 단계는 650℃ 내지 800℃의 온도 하에서 10분 내지 30분 동안 실시하는 것을 특징으로 하는 원자층 증착법에 의한 탄탈륨옥사이드 유전막 형성 방법.

도면


도면 1a




도면 1b




도면 1c




도면 1d




도면 2a



도면 2b



도면2c



도면2d

